台湾专利TW201314691A 非揮發性記憶體裝置、其程式編輯方法以及包括該裝置的資料處理系統

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明揭示一種非揮發性記憶體裝置的程式編輯方法，包括：一前置程式編輯確認步驟，用於確認一選取記憶體單元的一臨界電壓；根據該選取記憶體單元的臨界電壓，設定該選取記憶體單元的一位元線電壓之步驟，其中該臨界電壓透過該前置程式編輯確認步驟所決定；施加一程式編輯電壓至用該位元線電壓設定的選取記憶體單元之步驟；以及一後置程式編輯確認步驟，用於確認已施加該程式編輯電壓的選取記憶體單元之一程式編輯狀態。
公开号:TW201314691A
申请号:TW101102472
申请日:2012-01-20
公开日:2013-04-01
发明作者:Cheul-Hee Koo；Byoung-Young Kim
申请人:Hynix Semiconductor Inc；
IPC主号:G11C16-00

专利说明:
非揮發性記憶體裝置、其程式編輯方法以及包括該裝置的資料處理系統
本發明係關於一種非揮發性記憶體裝置，且更具體而言，係關於一種非揮發性記憶體裝置的程式編輯方法。
半導體記憶體裝置一般分成揮發性記憶體裝置與非揮發性記憶體裝置。揮發性記憶體裝置會在電源中斷時遺失儲存的資料，而非揮發性記憶體裝置則可在電源中斷時仍舊保留儲存的資料。非揮發性記憶體裝置包括許多種記憶體單元電晶體，而裝置的種類則可透過記憶體單元電晶體的結構來區分。非揮發性記憶體裝置分成快閃記憶體裝置、鐵電隨機存取記憶體(FRAM,ferroelectric RAM)、磁性隨機存取記憶體(MRAM,magnetic RAM)、相變隨機存取記憶體(PRAM,phase change RAM)。
在這些非揮發性記憶體裝置之間，根據記憶體單元與位元線的連接狀態，快閃記憶體裝置一般分成NOR快閃記憶體裝置以及NAND快閃記憶體裝置。NOR快閃記憶體裝置具備一種結構，其中二個以上的記憶體單元電晶體並聯至一條位元線。因此，NOR快閃記憶體裝置在隨機存取時間方面具備優異特性。相對來說，NAND快閃記憶體裝置具備一種結構，其中二個以上的記憶體單元電晶體串連至一條位元線。此結構稱為單元串結構。每一單元串需要一個位元線接點。因此，NAND快閃記憶體裝置在整合程度方面具備優異特性。
快閃記憶體裝置的記憶體單元根據臨界電壓分配，分成開啟單元與關閉單元。開啟單元為已抹除單元，而關閉單元為已程式編輯單元。為了程式編輯快閃記憶體裝置的記憶體單元，將接地電壓(也就是0V)施加於連接至該記憶體單元的位元線，並且將高電壓施加於連接至該記憶體單元的字元線。這些電壓施加於要程式編輯的記憶體單元之位元線與字元線時，該記憶體單元透過F-N(Fowler-Nordheim)穿隧來進行程式編輯。這種快閃記憶體裝置的程式編輯方法揭示於第10-0842758號韓國專利，在此併入當成參考。
本說明書中說明一種具有改善可靠性的非揮發性記憶體裝置、其程式編輯方法以及包括該裝置的資料處理系統。
在本發明的一個具體實施例內，一種非揮發性記憶體裝置的程式編輯方法包括：一前置程式編輯確認步驟，用於確認一選取記憶體單元的一臨界電壓；根據該選取記憶體單元的臨界電壓，設定該選取記憶體單元的一位元線電壓之步驟，其中該臨界電壓透過該前置程式編輯確認步驟所決定；施加一程式編輯電壓至用該位元線電壓設定的選取記憶體單元之步驟；以及一後置程式編輯確認步驟，用於確認已施加該程式編輯電壓的選取記憶體單元之一程式編輯狀態。
在本發明的另一具體實施例內，一種非揮發性記憶體裝置包括：一記憶體單元，其連接一位元線；以及一資料輸入/輸出電路，其配置成將該記憶體單元的位元線預先充電、根據該記憶體單元的一臨界電壓將該預先充電位元線放電，以及在一程式編輯操作中根據要儲存於該記憶體單元內的資料，維持該已放電位元線的一電壓或施加一程式編輯禁止電壓給該位元線。
在本發明的另一具體實施例內，一種資料處理系統包括：一非揮發性記憶體裝置；以及一控制器，其配置成控制該非揮發性記憶體裝置，該非揮發性記憶體裝置包含：一記憶體單元陣列，其包括位於一字元線與一位元線彼此交叉的一區域上之一記憶體單元；一控制邏輯，其配置成控制該記憶體單元的一程式編輯操作與一讀取操作；以及一資料輸入/輸出電路，其配置成在該控制邏輯的控制之下將該記憶體單元的一位元線預先充電、根據該記憶體單元的一臨界電壓將該預先充電位元線放電，以及在該程式編輯操作中根據要儲存於該記憶體單元內的資料，維持該已放電位元線的一電壓或施加一程式編輯禁止電壓給該位元線。
在本發明當中，從閱讀下列示範具體實施例並結合圖式之後，可更清楚瞭解本發明的優點、特徵與達成方法。不過，本發明的具體實施例可以具體實施為不同形式，並且不受限於此處公佈的具體實施例。然而提供這些具體實施例用於詳細說明本發明，讓精通本發明所屬技術的人士可輕鬆了解本發明的技術概念。
從本說明書中將了解，本發明的具體實施例並不受限於圖式內的特例，並且該等圖式並不需要成比例，並且在某些情況下可能誇大，以便更清楚描述所揭示具體實施例的特定特徵。雖然本說明書內使用特定術語，不過吾人了解，本說明書內使用的術語僅為說明特定具體實施例之用，並非用於限制本發明範疇。
如本說明書內所使用，「及/或」一詞包括一或多個相關列出項目的任何與所有組合。可了解到，當提到元件「連接」或「耦合」到另一元件時，其可為直接連接或耦合到其他元件或存在有中間元件。如本說明書內所使用，除非上下文有明確指示，否則單數型態也包括複數型態。其將進一步瞭解，說明書中使用的「包括」(includes及/或including)指明所陳述的特徵、整數、步驟、操作、元件及/或組件的至少之一者存在，但是不排除還有一或多個其他特徵、整數、步驟、操作、元件、組件及/或群組的存在或添加。
底下將參考附圖並透過示範具體實施例，來說明根據本發明具體實施例的一種具有改良可靠性的非揮發性記憶體裝置、其程式編輯方法以及包括該裝置的資料處理系統。
第1圖為顯示根據本發明具體實施例的一非揮發性記憶體裝置之方塊圖。請參閱第1圖，非揮發性記憶體裝置100包括一記憶體單元陣列110、一列解碼器130、一資料輸入/輸出電路150以及一控制邏輯170。
記憶體單元陣列110包括複數個記憶體單元，其位於位元線BL0至BLn與字元線WL0至WLm的交叉區域上。每一記憶體單元都儲存至少一個位元。例如：每一記憶體單元可儲存一個位元；這種記憶體單元可稱為單階儲存單元(SLC,single level cell)。在其他範例中，每一記憶體單元可儲存二個以上位元的資料；這種記憶體單元可稱為多階儲存單元(MLC,multi-level cell)。多階儲存單元程式編輯成具有一臨界電壓，其根據多位元資料，對應至一抹除狀態與複數個程式編輯狀態任一者。
列解碼器130配置成選擇字元線WL0至WLm，以回應列位址RADD。列解碼器130將電壓產生器171提供的許多字元線電壓傳輸至選取的字元線。舉例來說，在程式編輯操作中，列解碼器130將一選取字元線電壓Vsel(例如程式編輯電壓)傳輸至一選取字元線，並且將一未選取字元線電壓Vunsel(例如通過電壓)傳輸至一未選取字元線。
資料輸入/輸出電路150配置成在控制邏輯170的控制之下操作。資料輸入/輸出電路150根據操作模式，當成寫入驅動器或感應放大器來操作。舉例來說，資料輸入/輸出電路150在程式編輯操作中，將透過資料輸入/輸出緩衝器(未顯示)輸入的資料儲存至記憶體單元陣列110的記憶體單元。在其他範例中，資料輸入/輸出電路150在讀取操作中，透過資料輸入/輸出緩衝器(未顯示)輸出從記憶體單元陣列110的單元讀取之資料。資料輸入/輸出電路150可包括複數個資料輸入/輸出電路，其分別連接至位元線BL0至BLn，因此由個別資料輸入/輸出電路150選取或控制位元線BL0至BLn。
控制邏輯170配置成控制非揮發性記憶體裝置100的一般操作，來回應外部裝置(例如記憶體控制器、記憶體介面或主機裝置)所提供的控制信號CTRL。舉例來說，控制邏輯170控制非揮發性記憶體裝置100的讀取、程式編輯(或寫入)以及抹除操作。針對這種操作，控制邏輯170控制電壓產生器171以及資料輸入/輸出電路150。
根據本發明的具體實施例，控制邏輯170執行控制操作，使得在程式編輯操作中根據所選取記憶體單元的臨界電壓，將所選取記憶體單元的已預先充電位元線放電。控制邏輯170控制一程式編輯操作，在一程式編輯操作中將程式編輯電壓施加給一選取的記憶體單元。進一步，控制邏輯170控制一程式編輯確認操作，用於確認已施加一程式編輯電壓之後該選取記憶體單元的程式編輯狀態。在本發明的具體實施例內，在施加該程式編輯電壓之前根據該選取記憶體單元的臨界電壓，用於將位元線放電的程式編輯確認操作定義為一前置程式編輯確認操作。另外，用以確認已施加該程式編輯電壓之後該選取記憶體單元的程式編輯狀態之程式編輯確認操作定義成一後置程式編輯確認操作。
透過該前置程式編輯確認操作，根據該選取記憶體單元的臨界電壓設定一選取記憶體單元的一位元線電壓。因為該選取記憶體單元的位元線電壓根據該選取記憶體單元的臨界電壓分配來設定，所以可控制該選取記憶體單元的該閘極與一通道之間發生的F-N穿隧效應。因此，該選取的記憶體單元可程式編輯成具有密集的臨界電壓分配。稍後將參考第3圖至第6圖，詳細描述這種前置程式編輯確認操作。
該前置程式編輯確認操作、該程式編輯操作以及該後置程式編輯確認操作形成一個程式編輯迴圈。該選取的記憶體單元透過複數個程式編輯迴圈，程式編輯為目標程式狀態。每次重複該程式編輯迴圈時，該程式編輯電壓就會加上一預設值。也就是說，該程式操作可執行為增量步階脈衝程式(ISPP,incremental step pulse program)。
第2圖為示範根據本發明另一具體實施例的一非揮發性記憶體裝置之程式編輯方法的流程圖。根據本發明的另一具體實施例，非揮發性記憶體裝置的程式編輯操作包括一位元線預先充電操作、一前置程式編輯確認操作、一位元線設定操作、一程式編輯操作以及一後置程式編輯確認操作。此後將參考第1圖和第2圖，詳細描述根據本發明另一具體實施例的非揮發性記憶體裝置之程式編輯方法。
首先在步驟S110內，將選取記憶體單元的位元線預先充電。舉例來說，在控制邏輯170的控制之下，資料輸入/輸出電路150將選取記憶體單元的位元線預先充電至一預定電壓。
在步驟S120內，執行該選取記憶體單元的前置程式編輯確認操作。當執行該前置程式編輯確認操作時，根據該選取記憶體單元的臨界電壓，將之前已經預先充電的選取記憶體單元之位元線放電。也就是說，當執行該前置程式編輯確認操作時，會根據該選取記憶體單元的臨界電壓，設定該選取記憶體單元的位元線電壓。舉例來說，該選取記憶體單元的位元線電壓設定為接地電壓(也就是0V)，或設定為高於該接地電壓並且低於一預先充電電壓(例如電源供應電壓(Vcc))之間的電壓。
在步驟S130內，執行該位元線設定操作。該位元線設定操作(步驟S130)包括複數個子步驟，也就是步驟S131、步驟S132和步驟S133。根據要程式編輯至該選取記憶體單元的資料，執行該位元線設定操作(步驟S130)。詳細來說在步驟S131內，根據儲存於資料輸入/輸出電路150的資料閂鎖電路內之資料是否指出應該執行一程式或程式編輯禁止，來決定該選取的記憶體單元是否為要程式編輯的記憶體單元。舉例來說，當程式資料(例如資料「0」)儲存於資料輸入/輸出電路150的資料閂鎖電路內，則決定該選取的記憶體單元為要程式編輯的記憶體單元，並且程序前往步驟S132。相對來說，當抹除資料(例如資料「1」)儲存於資料輸入/輸出電路150的資料閂鎖電路內，則決定該選取的記憶體單元為一程式編輯禁止的記憶體單元，並且程序前往步驟S133。
在步驟S132內，該選取記憶體單元的位元線保持在步驟S120內放電的狀態。換言之，已經在步驟S131內決定成要程式編輯的記憶體單元之選取記憶體單元的位元線電壓，係維持成在該前置程式編輯確認操作所設定的電壓。這表示，根據該選取記憶體單元的臨界電壓，控制決定成要程式編輯的記憶體單元之選取記憶體單元的位元線電壓。因為可利用控制該位元線的電壓來控制該選取記憶體單元的閘極與該通道之間發生的F-N穿隧，所以該選取的記憶體單元可程式編輯成具有一密集的臨界電壓分配。
在步驟S133內，已經根據儲存於輸入/輸出電路150的資料閂鎖電路內之資料，決定成一程式編輯禁止記憶體單元的選取記憶體單元之位元線會連同程式編輯禁止電壓一起供應，而不管前置程式編輯確認操作的結果。因為不管該前置程式編輯確認操作而供應該程式編輯禁止電壓，因此省略步驟S132並且執行步驟S150。
在步驟S150內，完成位元線設定操作之後，執行供應一程式編輯電壓給該選取記憶體單元的程式編輯操作。舉例來說，在已經程式編輯該選取的記憶體單元時，將一選擇的字元線電壓(也就是該程式編輯電壓)供應至與該選取記憶體單元連接的字元線。此時，由一程式編輯禁止電壓禁止程式編輯該選取記憶體單元，該選取記憶體單元係決定成一程式編輯禁止記憶體單元。
在步驟S160內，執行該後置程式編輯確認操作，該後置程式編輯確認操作係用於確認在施加該程式編輯電壓之後的選取記憶體單元之程式編輯狀態。若透過該後置程式編輯確認操作決定該選取記憶體單元的程式編輯已經完成，則完成該程式程序。然而，若透過該後置程式編輯確認操作決定該選取記憶體單元的程式編輯尚未完成，則重複步驟S110至S160，直到完成該程式編輯。若決定該程式尚未完成且該程式編輯操作已經執行一預定次數，則異常終止該程式程序。
第3圖為圖解例示根據本發明具體實施例的一非揮發性記憶體裝置之資料輸入/輸出電路的方塊圖。如上述，非揮發性記憶體裝置100的資料輸入/輸出電路150包括複數個資料輸入/輸出電路150_0至150_n，其分別連接至位元線BL0至BLn，因此由個別對應的資料輸入/輸出電路150_0至150_n選取或控制位元線BL0至BLn。
資料輸入/輸出電路150_0至150_n具有相同的配置。因此為了方便解釋，底下只說明一個資料輸入/輸出電路150_0。
資料輸入/輸出電路150_0包括一預先充電電路151_0、一資料閂鎖電路154_0以及一位元線連接電路155_0。雖然圖式內未顯示，不過可了解，資料輸入/輸出電路150_0可另包括一預先充電電路以及複數個資料閂鎖電路。
預先充電電路151_0包括一SO節點預先充電電路152_0以及一位元線預先充電電路153_0。SO節點預先充電電路152_0配置成預先充電一節點(例如一SO節點)，透過此節點將預先充電電路151_0、資料閂鎖電路154_0和位元線連接電路155_0彼此相連。位元線預先充電電路153_0配置成將位元線BL0預先充電。
資料閂鎖電路154_0配置成儲存要在程式操作中程式編輯至一選取記憶體單元的資料。進一步，資料閂鎖電路154_0配置成儲存根據讀取操作內一選取字元線的電壓來讀取的選取記憶體單元之資料。
位元線連接電路155_0配置成根據該程式操作內資料閂鎖電路154_0所儲存的資料來控制一位元線。舉例來說，當抹除資料(例如資料「1」)已經儲存在資料閂鎖電路154_0時，位元線連接電路155_0控制該位元線，使得一程式編輯禁止電壓(也就是對應至資料「1」的邏輯高狀態之電壓)被施加至該位元線。在另一範例中，當程式資料(例如資料「0」)已經儲存在資料閂鎖電路154_0時，位元線連接電路155_0控制該位元線，使得透過一前置程式編輯確認操作放電的位元線之電壓被維持。換言之，位元線連接電路155_0阻擋該位元線與資料閂鎖電路154_0的連接，使得該記憶體單元的位元線之電壓維持在根據該前置程式編輯確認操作放電的狀態，該記憶體單元係根據資料閂鎖電路154_0內所儲存的資料(也就是資料「0」)決定成要程式編輯的記憶體單元。
第4圖為示範第3圖內所示之資料輸入/輸出電路的電路圖。第5圖為說明第4圖內所示之資料輸入/輸出電路的程式編輯操作之時序圖。第6圖為顯示記憶體單元的臨界電壓分配，說明第4圖內所示之資料輸入/輸出電路的程式編輯操作之圖式。此後將參考附圖，詳細描述根據本發明另一具體實施例的非揮發性記憶體裝置之程式編輯方法。
請參閱第4圖，為了簡化說明，將例示位於位元線BL0_e、BL0_o、BL1_e和BL1_o與字元線WLm交叉區域上的四個記憶體單元MC0至MC3。其中假設記憶體單元MC0和MC2為偶數頁，程式編輯至第一程式狀態P0(請參閱第6圖)。同時應了解，記憶體單元MC1和MC3為奇數頁，受控制禁止進行程式編輯。其中假設記憶體單元MC0和MC2進行至少一次程式操作，並且具備如第6圖內所示的臨界電壓分配。
為了針對記憶體單元MC0和MC2執行程式操作，因此執行位元線預先充電操作。舉例來說，由邏輯低狀態的一SELBLE信號關閉電晶體N0和N10，由邏輯高狀態的一DISCHE信號開啟電晶體N4和N14。在此情況下，由VIRPWR電壓預先充電位元線BL0_e和BL1_e。同時，由邏輯低狀態的一PBSEN信號關閉電晶體N2和N12。由邏輯低狀態的一TRAN信號關閉電晶體N3和N13。由邏輯低狀態的一PRECH信號開啟電晶體P0和P10。在此情況下，由電源供應電壓Vcc的位準預先充電節點ND1和ND11(也就是SO節點)。
在該位元線預先充電操作之後，執行前置程式編輯確認操作。舉例來說，一選取的字元線電壓Vsel(例如一確認電壓)施加至選取的字元線WLm。選取的字元線電壓Vsel施加至選取的字元線WLm，造成根據個別記憶體單元MC0和MC2的臨界電壓，將位元線BL0_e和BL1_e放電。
舉例來說，請參閱第6圖，因為記憶體單元MC0的臨界電壓低於一確認電壓Vvfy_P0，因此記憶體單元MC0的位元線BL0_e完全放電。結果記憶體單元MC0的位元線電壓位準V_MC0改變成與接地電壓位準相同的電壓位準。另一方面，因為記憶體單元MC2的臨界電壓接近確認電壓Vvfy_P0，因此記憶體單元MC2的位元線BL1_e些微放電。結果記憶體單元MC2的位元線電壓位準V_MC2改變成高於接地電壓並且低於預先充電電壓的電壓位準。
根據記憶體單元MC0和MC2的臨界電壓設定記憶體單元MC0和MC2的位元線BL0_e和BL1_e之後，執行位元線設定操作。舉例來說，由邏輯高位準的SELBLE信號開啟電晶體N0和N10。由邏輯高位準的PRECH信號關閉電晶體P0和P10。由邏輯高位準的TRAN信號開啟電晶體N3和N13。在此情況下，改變節點ND1和ND11的電壓位準，該等電壓位準係根據資料閂鎖電路154_0和154_1內所儲存的資料來預先充電。
詳細來說，在導致記憶體單元MC0和MC2不進行程式編輯的資料，也就是資料「1」，儲存在資料閂鎖電路154_0和154_1內的情況下，節點ND1和ND11維持預先充電位準。同時，由邏輯高狀態的一BL_CON信號開啟電晶體N7和N17以及由邏輯高狀態的節點ND1和ND11之電壓開啟電晶體N6和N16時，位元線BL0_e和BL1_e的電壓位準會改變成一程式編輯禁止電壓Vnpc。另一方面，在導致記憶體單元MC0和MC2進行程式編輯的資料，也就是資料「0」，儲存在資料閂鎖電路154_0和154_1時，則節點ND1和ND11放電。同時，由邏輯高狀態的BL_CON信號開啟電晶體N7和N17以及由邏輯低狀態的節點ND1和ND11之電壓關閉電晶體N6和N16時，位元線BL0_e和BL1_e的電壓位準會維持在透過該前置程式編輯操作預先充電之狀態。
完成該位元線設定操作之後，執行供應一程式編輯電壓給記憶體單元MC0和MC2的一程式編輯操作。舉例來說，一選取的字元線電壓Vsel(例如一程式編輯電壓)施加至選取的字元線WLm。記憶體單元MC0和MC2由供應至所選取字元線WLm的選取字元線電壓Vsel所程式編輯。同時，記憶體單元MC0的臨界電壓大體上由位元線電壓位準V_MC0改變，充電成與接地電壓位準相同的電壓位準。相反地，記憶體單元MC2的該臨界電壓由位元線電壓位準V_MC2稍微改變成高於該接地電壓並且低於該預先充電電壓。換言之，根據記憶體單元MC0和MC2透過該前置程式編輯確認操作的個別臨界電壓，讓記憶體單元MC0和MC2的位元線電壓有不同的設定；因此可控制記憶體單元MC0和MC2的該等閘極與該等通道之間發生的F-N穿隧效應。根據此因素，該選取的記憶體單元MC0和MC2可程式編輯成具有密集的臨界電壓分配。
雖然第5圖內並未顯示，但是可了解，在針對該等記憶體單元執行該程式編輯操作之後，可執行後置程式編輯確認操作。
第7圖為示範根據本發明具體實施例包括該非揮發性記憶體裝置的資料處理系統之方塊圖。
請參閱第7圖，資料處理系統1000包括一資料儲存裝置1100以及一主機裝置1500。資料儲存裝置1100可為固態硬碟(SSD,solid state drive)。資料儲存裝置1100包括一SSD控制器1200、一緩衝記憶體裝置1300以及一資料儲存媒體1400。根據本發明具體實施例的資料儲存裝置1100可另包括一暫時電源供應電路，其中該暫時電源供應電路包括超級電容。這種暫時電源供應電路可供應電源，以便電源突然中斷時資料儲存裝置1100也可正常終止。
資料儲存裝置1100操作以回應來自主機裝置1500的存取要求。也就是說，SSD控制器1200配置成存取資料儲存媒體1400，以回應來自主機裝置1500的存取要求。舉例來說，SSD控制器1200配置成控制資料儲存媒體1400的讀取、程式編輯以及抹除操作。緩衝記憶體裝置1300配置成暫時儲存要儲存於資料儲存媒體1400內的資料。緩衝記憶體裝置1300也可配置成暫時儲存要從資料儲存媒體1400讀取的資料。緩衝記憶體裝置1300內儲存的資料會在SSD控制器1200的控制之下，傳輸至資料儲存媒體1400或主機裝置1500。
SSD控制器1200透過複數個通道CH0至CHk與資料儲存媒體1400連接。複數個非揮發性記憶體裝置NVM00至NVM0i~NVMk0至NVMki則連接至個別通道CH0至CHk。根據本發明的具體實施例，資料儲存媒體1400由非揮發性記憶體裝置(請參閱第1圖內的參考編號100)所配置。因此，可改善資料儲存裝置1100的資料可靠性。
第8圖為示範根據本發明具體實施例包括該非揮發性記憶體裝置的另一資料處理系統之方塊圖。
請參閱第8圖，資料處理系統2000包括一主機裝置2100以及一資料儲存裝置2150。資料儲存裝置2150包括一控制器2200和一資料儲存媒體2900。資料儲存裝置2150可包括由複數個資料儲存媒體所構成的資料儲存媒體2900。
控制器2200連接至主機裝置2100以及資料儲存媒體2900。控制器2200配置成存取資料儲存媒體2900，以回應來自主機裝置2100的要求。例如：控制器2200配置成控制資料儲存媒體2900的讀取、程式編輯以及抹除操作。控制器2200配置成提供資料儲存媒體2900及主機裝置2100間之介面。控制器2200配置成驅動一韌體，用於控制資料儲存媒體2900。
控制器2200可包括習知的組件元件，例如一主機介面2300、一中央處理單元2400、一記憶體介面2500、一RAM 2600以及一錯誤修正碼單元2700。RAM 2600可用來當成中央處理單元2400的工作記憶體。中央處理單元2400控制該控制器2200的一般操作。
主機介面2300可包括一通訊協定，用於執行主機裝置2100與控制器2200之間資料的交換。舉例來說，主機介面2300可配置成透過許多介面通訊協定之一者與主機裝置2100通訊，該通訊協定例如通用序列匯流排(USB,universal serial bus)通訊協定、多媒體卡(MMC,multimedia cafd)通訊協定、周邊組件互連(PCI,peripheral component interconnection)通訊協定、快速周邊組件互連(PCI-E,PCI-express)通訊協定、先進附加技術(ATA,advanced technology attachment)通訊協定、序列先進附加技術(SATA,serial ATA)通訊協定、小型電腦系統介面(SCSI,small computer system interface)通訊協定、增強型小型裝置介面(ESDI,enhanced small disk interface)通訊協定以及整合驅動墊子介面(IDE,integrated drive electronics)通訊協定。
錯誤修正碼單元2700可配置成偵測並修正來自資料儲存媒體2900的資料讀取錯誤。記憶體介面2500可與資料儲存媒體2900和控制器2200介接。根據本發明的具體實施例，資料儲存媒體2900由非揮發性記憶體裝置(請參閱第1圖內的參考編號100)所構成。因此，可改善資料儲存裝置2150的資料可靠性。
控制器2200和資料儲存媒體2900可整合成一個半導體裝置，並且可構成記憶卡。舉例來說，控制器2200和資料儲存媒體2900可整合成一個半導體裝置並且可構成個人電腦記憶卡國際協會(PCMCIA,personal computer memory card international association)卡、CF(compact flash)卡、智慧媒體卡、記憶卡、多媒體卡(MMC,RS-MMC和MMC-micro)、安全數位(SD,secure digital)卡(SD,Mini-SD,Micro-SD和SDHC)、通用快閃記憶體(UFS,universal flash storage)卡等等。
在其他範例中，控制器2200或資料儲存媒體2900可附加至許多種封裝。舉例來說，控制器2200或資料儲存媒體2900可封裝並附加至堆疊式封裝(POP,package-on-package)、錫球陣列封裝(BGA,ball grid array)、晶片尺寸封裝(CSP,chip scale package)、塑膠晶粒承載封裝(PLCC,plastic leaded chip carrier)、塑膠雙列式封裝(PDIP,plastic dual in-line package)、疊片包裝晶粒、晶圓形式晶粒、晶片直接封裝(COB,chip on board)、陶瓷雙列式封裝(CERDIP,ceramic dual in-line package)、塑膠四面扁平封裝(MQFP,plastic metric quad flat package)、薄式四面扁平封裝(TQFP,thin quad flat package)、小型IC包裝(SOIC,small outline IC)、緊縮小型封裝(SSOP,shrink small outline package)、薄式小型封裝(TSOP,thin small outline package)、系統封裝(SIP,system in package)、多晶片封裝(MCP,multi-chip package)、晶圓級製程封裝(WFP,wafer-level fabricated package)、晶圓級處理堆疊封裝(WSP,wafer-level processed stack package)等等。
第9圖為示範附加第7圖內所示之資料處理系統的電腦系統之方塊圖。
請參閱第9圖，電腦系統3000包括電連接系統匯流排3700的一網路配接器3100、一中央處理單元3200、一資料儲存裝置3300、一RAM 3400、一ROM 3500以及一使用者介面3600。資料儲存裝置3300可包含第7圖內所示之資料處理系統1000的資料儲存裝置1100。另外，資料儲存裝置3300可包含第8圖內所示之資料處理系統2000的資料儲存裝置2150。
網路配接器3100提供電腦系統3000與外部網路之間的介接。中央處理單元3200執行通用地演算法運算，來驅動位於RAM 3400內的作業系統或應用程式。資料儲存裝置3300儲存電腦系統3000內需要的所有資料。舉例來說，資料儲存裝置3300儲存驅動電腦系統3000所需的作業系統、應用程式、許多程式模組、程式資料以及使用者資料。
RAM 3400可用來當成電腦系統3000的工作記憶體。開機時，作業系統、應用程式、許多程式模組以及驅動從資料儲存裝置3300讀取的程式所需之程式資料都載入RAM 3400。BIOS(basic input/output system)做為基本輸入/輸出系統係已經儲存在ROM 3500內，並且在開機驅動作業系統之前已經啟動。電腦系統3000與使用者之間透過使用者介面3600實施資訊交換。
此外，電腦系統3000可另包括一電池與一數據機。另外，雖然圖式內未顯示，根據本發明具體實施例的電腦系統可另提供一應用晶片組、一攝影機影像處理器(CIS,camera image processor)以及一行動DRAM。
根據本發明的具體實施例，非揮發性記憶體裝置的記憶體單元可程式編輯成具有密集的臨界電壓分配。
雖然上面已經說明特定具體實施例，不過精通此技術的人士瞭解所說明的具體實施例僅為範例。因此，具有改善可靠度的非揮發性記憶體裝置、其程式編輯方法以及包括本說明書內所說明裝置的資料處理系統都不應受限於所說明的具體實施例。而在與上述說明與附圖結合時，具有改善可靠度的該非揮發性記憶體裝置、其程式編輯方法以及包括本說明書內所說明裝置的資料處理系統應只受限於底下之申請專利範圍。
100．．．非揮發性記憶體裝置
110．．．記憶體單元陣列
130．．．列解碼器
150．．．資料輸入/輸出電路
170．．．控制邏輯
171．．．電壓產生器
150_0-150_n．．．資料輸入/輸出電路
151_0-151_n．．．預先充電電路
152_0-152_n．．．SO節點預先充電電路
153_0-153_n．．．位元線預先充電電路
154_0-154_n．．．資料閂鎖電路
155_0-155_n．．．位元線連接電路
1000．．．資料處理系統
1100．．．資料儲存裝置
1200．．．SSD控制器
1300．．．緩衝記憶體裝置
1400．．．資料儲存媒體
1500．．．主機裝置
2000．．．資料處理系統
2100．．．主機裝置
2150．．．資料儲存裝置
2200．．．控制器
2300．．．主機介面
2400．．．中央處理單元
2500．．．記憶體介面
2600．．．RAM
2700．．．錯誤修正碼單元
2900．．．資料儲存媒體
3000．．．電腦系統
3100．．．網路配接器
3200．．．中央處理單元
3300．．．資料儲存裝置
3400．．．RAM
3500．．．ROM
3600．．．使用者介面
3700．．．電連接系統匯流排
N0-N17．．．電晶體
P0、P11．．．電晶體
S110-S160．．．步驟
底下將參閱附圖說明特徵、態樣與具體實施例，其中：第1圖為示範根據本發明具體實施例的一非揮發性記憶體裝置之方塊圖。
第2圖為示範根據本發明另一具體實施例的一非揮發性記憶體裝置之程式編輯方法的流程圖。
第3圖為圖解例示根據本發明具體實施例的一非揮發性記憶體裝置之資料輸入/輸出電路的方塊圖。
第4圖為示範第3圖內所示之資料輸入/輸出電路的電路圖。
第5圖為說明第4圖內所示之資料輸入/輸出電路的程式編輯操作之時序圖。
第6圖為顯示記憶體單元的臨界電壓分配，並且說明第4圖內所示之資料輸入/輸出電路的程式編輯操作之圖式。
第7圖為示範根據本發明具體實施例包括該非揮發性記憶體裝置的資料處理系統之方塊圖。
第8圖為示範根據本發明具體實施例包括該非揮發性記憶體裝置的另一資料處理系統之方塊圖。
第9圖為示範安裝第7圖內所示之資料處理系統的電腦系統之方塊圖。
S110-S160．．．步驟

权利要求:
Claims (19)
[1] 一種非揮發性記憶體裝置的程式編輯方法，包含：一前置程式編輯確認步驟，用於確認一選取記憶體單元的一臨界電壓；根據該選取記憶體單元的臨界電壓，設定該選取記憶體單元的一位元線電壓之步驟，其中該臨界電壓透過該前置程式編輯確認步驟所決定；施加一程式編輯電壓至用該位元線電壓設定的選取記憶體單元之步驟；以及一後置程式編輯確認步驟，用於確認已施加該程式編輯電壓的選取記憶體單元之一程式編輯狀態。
[2] 如申請專利範圍第1項所述之程式編輯方法，其中，在該前置程式編輯確認步驟之前，該方法另包含：預先充電該選取記憶體單元的位元線之步驟。
[3] 如申請專利範圍第2項所述之程式編輯方法，其中該前置程式編輯確認步驟包含：根據該選取記憶體單元的臨界電壓，將該選取記憶體單元的預先充電位元線放電之步驟。
[4] 如申請專利範圍第3項所述之程式編輯方法，其中在供應該程式編輯電壓的步驟期間，保持已經放電的選取記憶體單元之位元線電壓。
[5] 如申請專利範圍第1項所述之程式編輯方法，其中該前置程式編輯確認步驟、設定該位元線電壓的步驟、供應該程式編輯電壓的步驟以及該後置程式編輯確認步驟構成一程式編輯迴圈，以及其中利用重複該程式編輯迴圈來程式編輯該選取的記憶體單元。
[6] 一種非揮發性記憶體裝置，包含：一記憶體單元，其連接一位元線；以及一資料輸入/輸出電路，其配置成將該記憶體單元的位元線預先充電、根據該記憶體單元的一臨界電壓將該預先充電位元線放電，以及在一程式編輯操作中根據要儲存於該記憶體單元內的資料，維持該已放電位元線的一電壓或施加一程式編輯禁止電壓給該位元線。
[7] 如申請專利範圍第6項所述之非揮發性記憶體裝置，其中該資料輸入/輸出電路包含：一預先充電電路，其配置成預先充電該位元線；一資料閂鎖電路，其配置成暫時儲存要儲存於該記憶體單元內的資料；以及一位元線連接電路，其配置成在該程式編輯操作中根據該資料閂鎖電路所儲存的資料來控制該位元線與該資料閂鎖電路之連接。
[8] 如申請專利範圍第7項所述之非揮發性記憶體裝置，其中，在程式編輯資料儲存於該資料閂鎖電路內之情況下，該位元線連接電路配置成阻擋該位元線與該資料閂鎖電路的連接，使得該已放電位元線的電壓被維持。
[9] 如申請專利範圍第8項所述之非揮發性記憶體裝置，其中根據該記憶體單元的臨界電壓，維持該位元線的電壓成一接地電壓，或高於該接地電壓並低於該程式編輯禁止電壓的一電壓。
[10] 如申請專利範圍第7項所述之非揮發性記憶體裝置，其中，在抹除資料儲存於該資料閂鎖電路內之情況下，該位元線連接電路配置成允許該位元線與該資料閂鎖電路連接。
[11] 如申請專利範圍第10項所述之非揮發性記憶體裝置，其中當該位元線與該資料閂鎖電路彼此相連時，維持該位元線的電壓成該程式編輯禁止電壓。
[12] 一種資料處理系統，包含：一非揮發性記憶體裝置；以及一控制器，其配置成控制該非揮發性記憶體裝置，其中該非揮發性記憶體裝置包含：一記憶體單元陣列，其包括位於一字元線與一位元線彼此交叉的一區域上之一記憶體單元；一控制邏輯，其配置成控制該記憶體單元的一程式編輯操作與一讀取操作；以及一資料輸入/輸出電路，其配置成在該控制邏輯的控制之下將該記憶體單元的一位元線預先充電、根據該記憶體單元的一臨界電壓將該預先充電位元線放電，以及在該程式編輯操作中根據要儲存於該記憶體單元內的資料，維持該已放電位元線的一電壓或施加一程式編輯禁止電壓給該位元線。
[13] 如申請專利範圍第12項所述之資料處理系統，其中該資料輸入/輸出電路包含：一預先充電電路，其配置成預先充電該位元線；一資料閂鎖電路，其配置成暫時儲存要儲存於該記憶體單元內的資料；以及一位元線連接電路，其配置成在該程式編輯中根據該資料閂鎖電路所儲存的資料來控制該位元線與該資料閂鎖電路之連接。
[14] 如申請專利範圍第13項所述之資料處理系統，其中，在程式編輯資料儲存於該資料閂鎖電路內之情況下，該位元線連接電路配置成阻擋該位元線與該資料閂鎖電路的連接，使得該已放電位元線的電壓被維持。
[15] 如申請專利範圍第14項所述之資料處理系統，其中根據該記憶體單元的臨界電壓，維持該位元線的電壓成一接地電壓，或高於該接地電壓並低於該程式編輯禁止電壓的一電壓。
[16] 如申請專利範圍第13項所述之資料處理系統，其中，在抹除資料儲存於該資料閂鎖電路內之情況下，該位元線連接電路配置成允許該位元線與該資料閂鎖電路連接。
[17] 如申請專利範圍第16項所述之資料處理系統，其中當該位元線與該資料閂鎖電路彼此相連時，維持該位元線的電壓成該程式編輯禁止電壓。
[18] 如申請專利範圍第12項所述之資料處理系統，其中該非揮發性記憶體裝置與該控制器構成一記憶卡。
[19] 如申請專利範圍第12項所述之資料處理系統，其中該非揮發性記憶體裝置與該控制器構成一固態硬碟。

类似技术:

公开号 | 公开日 | 专利标题

TWI536387B|2016-06-01|非揮發性記憶體裝置、其程式編輯方法以及包括該裝置的資料處理系統

KR101616097B1|2016-04-28|불휘발성 메모리 장치의 프로그램 방법

US9349466B2|2016-05-24|Nonvolatile memory device having selectable sensing modes, memory system having the same and programming method thereof

US8270227B2|2012-09-18|Nonvolatile memory device and method of reading same

KR101434399B1|2014-08-29|공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템

KR101669550B1|2016-10-26|공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템

US9275751B2|2016-03-01|Nonvolatile memory device and program method

KR20100107294A|2010-10-05|불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치의 프로그램 방법

KR101517597B1|2015-05-07|불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법

US8422292B2|2013-04-16|Nonvolatile memory device and program method thereof

US8902666B2|2014-12-02|Programming method for nonvolatile memory device

US10573378B2|2020-02-25|Methods of programming memory devices

US9030878B2|2015-05-12|Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof

US9947414B2|2018-04-17|Nonvolatile memory device and operating method thereof

US10748633B2|2020-08-18|Semiconductor memory device

US9293211B2|2016-03-22|Semiconductor device and method of operating the same

US8942048B2|2015-01-27|Semiconductor device and method of operating the same

US10297299B2|2019-05-21|Semiconductor device and operating method thereof

US11222701B2|2022-01-11|Flash memory device for protecting data by programing selection transistor of cell string, and data storage device comprising same

同族专利:

公开号 | 公开日

CN103021463B|2016-12-14|

KR101278103B1|2013-06-24|

KR20130033016A|2013-04-03|

TWI536387B|2016-06-01|

US9082487B2|2015-07-14|

CN103021463A|2013-04-03|

US9627070B2|2017-04-18|

US20150279469A1|2015-10-01|

US20130077407A1|2013-03-28|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JP3942342B2|2000-06-30|2007-07-11|富士通株式会社|多値データを記録する不揮発性メモリ|

JP3889699B2|2002-11-29|2007-03-07|株式会社東芝|不揮発性半導体記憶装置及びそのデータ書き込み方法|

JP4834542B2|2004-04-08|2011-12-14|ルネサスエレクトロニクス株式会社|半導体装置|

JP4606869B2|2004-12-24|2011-01-05|ルネサスエレクトロニクス株式会社|半導体装置|

KR100630537B1|2005-08-09|2006-10-02|주식회사 하이닉스반도체|듀얼 페이지 프로그램 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 프로그램 동작 방법|

WO2007034542A1|2005-09-21|2007-03-29|Renesas Technology Corp.|半導体装置|

US7286406B2|2005-10-14|2007-10-23|Sandisk Corporation|Method for controlled programming of non-volatile memory exhibiting bit line coupling|

KR100819106B1|2006-09-27|2008-04-02|삼성전자주식회사|상변화 메모리 장치에서의 라이트 동작방법|

KR100816156B1|2006-12-28|2008-03-21|주식회사 하이닉스반도체|불휘발성 메모리 장치 및 그 프로그램 방법|

KR100811278B1|2006-12-29|2008-03-07|주식회사 하이닉스반도체|셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법|

KR100909770B1|2007-08-10|2009-07-29|주식회사 하이닉스반도체|상 변화 메모리 장치의 구동 방법|

KR100967007B1|2007-11-29|2010-06-30|주식회사 하이닉스반도체|불휘발성 메모리 소자의 프로그램 검증 방법|

KR20100027782A|2008-09-03|2010-03-11|주식회사 하이닉스반도체|불휘발성 메모리 장치의 동작 방법 및 포스트 프로그램 방법|

KR101016078B1|2009-01-21|2011-02-17|주식회사 하이닉스반도체|불휘발성 메모리 장치 및 그 동작 방법|

KR101049663B1|2009-06-08|2011-07-14|주식회사 하이닉스반도체|페이지 버퍼 회로와 이를 구비한 불휘발성 메모리 소자 및 그 동작 방법|

KR101012982B1|2009-06-30|2011-02-10|주식회사 하이닉스반도체|불휘발성 메모리 소자의 동작 방법|

KR20110078755A|2009-12-31|2011-07-07|주식회사 하이닉스반도체|불휘발성 메모리 소자의 프로그램 방법|

US8934292B2|2011-03-18|2015-01-13|Sandisk 3D Llc|Balanced method for programming multi-layer cell memories|US9171628B2|2014-03-13|2015-10-27|Macronix International Co., Ltd.|Incremental step pulse programmingscheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed|

JP5992983B2|2014-12-03|2016-09-14|ウィンボンドエレクトロニクスコーポレーション|不揮発性半導体記憶装置|

KR20160138757A|2015-05-26|2016-12-06|에스케이하이닉스 주식회사|반도체 메모리 장치 및 그것의 동작 방법|

KR102340328B1|2016-01-07|2021-12-16|에스케이하이닉스 주식회사|반도체 메모리 장치 및 이의 동작 방법|

KR20170114349A|2016-04-04|2017-10-16|삼성전자주식회사|불휘발성 메모리 장치 및 그것의 프로그램 방법|

US9798481B1|2016-06-15|2017-10-24|Winbond Electronics Corp.|Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied|

CN109147851B|2018-08-31|2020-12-25|上海华力微电子有限公司|一种锁存电路|

CN113490983A|2019-05-05|2021-10-08|许富菖|用于nand闪速存储器的方法和装置|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

KR20110096807A|KR101278103B1|2011-09-26|2011-09-26|불휘발성 메모리 장치 및 그것의 프로그램 방법|

[返回顶部]